⑩日本国特許庁(JP)

⑩特許出願公開

® 公開特許公報(A) 昭64-76755

@Int Cl.4

識別記号

庁内整理番号

❷公開 昭和64年(1989) 3月22日

H 01 L 27/08 29/78 3 2 1 3 0 1 Z - 7735 - 5FQ - 8422 - 5F

審査請求 未請求 発明の数 3 (全6頁)

❷発明の名称 半導体装置

②特 願 昭62-232209

❷出 願 昭62(1987) 9月18日

四発 明 者 保 川

彰 夫

茨城県土浦市神立町502番地 株式会社日立製作所機械研

究所内

⑩出 願 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地

四代 理 人 弁理士 小川 勝男

外1名

明 和 名

- 1. 発明の名称 半導体数額
- 2. 特許請求の範囲
 - 1. シリコン基板に形成されたPチャンネル電解効果トランジスタ素子を有する樹脂封止型の半導体装置において、前記シリコン基板の表面を(110)面とし、前記素子をそのFチャンネル電流方向が<110>方向となるように配置することを特徴とする半導体装置。
- 2. シリコン基板に形成されたPチヤンネル電解 効果トランジスタ索子を有する樹脂對止型の半 導体装置において、前記シリコン基板を (110) 面のシリコンウェハから一辺の方向が < 111> 方向となるような方向に切り出し、前記索子の ソース電極、ゲート電極及びドレイン電極をこ の方向に並べて配置することを特徴とする半導 体数置。
- 3 ごシリコン基板に形成されたPチヤンネル電解 効果トランジスタ索子を有する樹脂對止型の半

導体装置において、前記シリコン基板を (211) 面のシリコンウエハから一辺の方向が <111> 方向となるような方向に切り出し、前記来子のソース電極、ゲート電極及びドレイン電極をこの方向に並べて配置することを特徴とする半導体装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、樹脂對止型のシリコン電解効果トランジスタ(以下、FET)に係り、特に、CNOSに好遊な半導体装置の構造に関する。

〔従来の技術〕

従来の装置は、特開昭57-84176 号公報に記載のように、要部を第4回に示したような、 (100) 面の単結晶シリコンを用いている。そして、シリコン基板1の上に、PチヤンネルFETのソース電便5,ゲート電価6,ドレイン電極7と、NチヤンネルFETのソース電極10,ゲート電極11,ドレイン電極12が、ともに<110>方向に並べて、形成されていた。

(1)

この装配のPチヤンネルFETを含む製部の側面断面図を、第5図に示す。N型のシリコン基板1の表面の一部に、P型の領域2,3が形成される。これらの上には、穴を有する絶縁膜4が形成される。この上には、導体5,6,7が形成され、それぞれ、ソース電極。ゲート電極,ドレイン電極となる。これらの上には、保護膜8が形成される。さらに、これらは、個脂9によつておおわれる。

ここで、シリコン基板1と樹脂9の線膨張係数は、大きく異なるため、樹脂封止後の冷却または 使用時の温度変化などにより、シリコン基板表面 には、大きなせん断応力ェが生じる。

この応力により、FETのチヤンネル電流iは、変化することになる。チヤンネル電流iの主成分は、シリコン基板表面に平行に流れる。一方、電場Eの主成分は、シリコン基板1の表面に垂直な方向に加わつている。この場合、応力による電流変化は、次式で表される。

(3)

(問題点を解決するための手段)

上記目的は、(110)面のシリコン基板を用い、PチャンネルPBT 崇子を、そのチャンネル電流方向が<110>方向となるように配置することにより、遠成される。

本駅第1番目の発明に係る半導体装置は、シリコンに形成されたPチヤンネルFET弟子を有する樹脂封止型の半導体装置において、前記シリコンの表面を(110)面とし、前記PチヤンネルFET素子を、そのチヤンネル電流方向が<110>方向となるように配置することを特徴とする。この場合においては同じシリコンにNチヤンネルFET崇子も形成し、このNチヤンネルFET親子をそのチヤンネル阻流方向が<100>方向となるように配買することが望ましい。

本顧節2番目の発明に係る半導体数値はシリコン基板に形成されたPチャンネルFET素子を有する樹脂封止型の半導体数型において、前記シリコン基板を(110)面のシリコンウエハから、1辺の方向が<111>方向となるような方向に

$$\frac{\Delta i}{i} = -\pi h s' \cdot i \qquad (1)$$

ここに、 Δ i は応力による低流変化、 i は応力 O での電流、 π ε ε΄ はピエソ抵抗係数の成分の一 つ、 τ はせん断応力である。

π 86′を各種結晶面の各種方位について解析した結果を、第6図~第9図に示す。

(発明が解決しようとする問題点)

第6図より、(100)面のPチヤンネルの場合、 x ss' は非常に大きくなる。従来の装置では、(100)面を用いていたため、応力による低流変化が大きくなつていた。このため、樹脂封止や使用時に特性が変動し、設計通りの安定した特性が得られないという問題があつた。

上記従来技術は、樹脂から加わる応力による特 性変動の点について配慮が十分でなく、安定した 特性が得られないという問題があつた。

本発明の目的は、樹脂から加わる応力による特性変動が小さく、安定した特性を有する半導体装置を得ることにある。

(4)

切り出し、前記PチヤンネルFET素子のソース 電框、ゲート電種、ドレイン電極をこの方向に並 べて配置したことを特散とする。この場合におい ては同じシリコン基板上にNチヤンネルFET素 子も形成し、もう1つの辺の方向を<211>方 向に切り出し、前記NチヤンネルFET素子のソ ース電極、ゲート電極、ドレイン電衝をこの方向 に並べて配置することが意ましい。

本願第3番目の発明に係る半導体装置はシリコン基板に形成されたPチャンネルPBT素子配りする機能対止型の半導体装置において、前記を(211)面のシリコンウェハから、1辺の方向が<111>方向となるような方向に切り出し、前配甲チャンネルPBT素子のソース電板、ドレイン電板をでは、同じシリコン基板上にNチャンネルPBT素子のり出し、前配NチャンネルPBT素子のリース電板、ゲート電板、ドレイン電板をこのケート電板、ドレイン電板をこのケート電板、ゲート電板、ドレイン電板をこの方向に切り出し、前にNチャンネルPBT素子のソース電板、ゲート電板、ドレイン電板をこの方

向に並べて配似することが望ましい。

「作用]

機脂封止型のFET素子の応力による特性変勢で重要なピエソ抵抗係数 π 8 8′は、Pチヤンネルの場合、(1 1 0)面の<1 1 0>方向で最小となる。したがつて、応力による特性変勢が最小となるので、安定した特性が得られる。

(実施例)

以下、本発明の実施例を同面に従って説明する。 第1回において、第4回と同一符号のものは、 同一部分を示す。第1回が第2回と奥なる点は、 シリコン基板1に(110)面を用いており、 P チヤンネルFETのソース超極5, ゲート電極6, ドレイン電極7が<110>方向に配列され、 P チヤンネル電流が<110>方向に流れるように なつており、 NチヤンネルFETのソース電極 10. ゲート電極11. ドレイン電極12が <100>方向に流れるようになつている点である。

(7)

本実施例では、シリコン裁板1に(100)面を用いているのは、前の例と同じであるが、1辺がく111>方向となり、この方向にPチヤンネルFETのソース電板5,ゲート電板6,ドレイン電板7を配質し、Pチヤンネル電流がく111>方向に流れるようにしてある。一方、もう1つの辺は、く112>方向となつでおり、この方向にNチヤンネルFETのソース電板10,ゲート電板11,ドレイン電板12を配置し、Nチヤンネル配流がく211>方向に流れるようにしてある。

本実施例は、第7図からわかるように、特性安定性の而で最適ではないが、従来と比較するとかなりの改善が得られる。本実施例では、これに加えて、生産性を向上できるという特徴がある。

シリコン基板1は、シリコンウエハから切り出して、作られる。<110>面のシリコンウエハの場合、結晶の性質から、シリコン基板1の一つの辺の方向を<111>、これと直交する辺の方向を<211>として、切り出すのが、生産性が高い。この半週休基板1の上に、辺の方向と傾け

本実施例においても、PチャンネルFETを含む要部の側面断面形状は、第5図に示すのと同じになり、応力によるチャンネル電流変化も、(1) 式で表される。ただし、ピエソ抵抗係数 π 8 5′の 値は、シリコン基板 1 の面が異なるため、異なる。

ピエゾ抵抗係数 x 66′の頃は、第6図~第9図より、Pチャンネルの場合、(110)面の <110>方向で最小になることがわかる。 本実 施例では、Pチャンネルの電流方向がこの方向と なつているので、応力による電流変化が最小とな る。この結果、安定した特性が得られる。

なお、同一のシリコン基板1の表面に、NチヤンネルFETも形成する必要がある場合には、第7回より、Nチヤンネルの x s s' は(1 1 0)面の<1 0 0>方向で最小となるので、この方向にNチヤンネルの電流方向が一致するようにすればよい。本実施例では、このようになるように、NチヤンネルFETが配置されている。

第2回は、本発明の別の実施例の要部を示す図 である。

(8)

て、〈110〉と〈100〉方向に、それぞれPチャンネルFETとNチャンネルFETのチャンネルFETのチャンネル間流を流す方法も考えられる。しかし、こうすると、電極を辺に対して傾めに配置しなければならず、シリコン基板1の最高の中に、有効に活用できない部分がでてくるため、同じ数の素子を組み込むためのシリコン基板1の面積が大きくなつてしまう。そこで、シリコン基板1の辺の方向〈111〉と〈211〉方向にそれぞれアチャンネルFETとNチャンネルFETの電便を並べれば、シリコン基板1の面積が小さくてすむ。また、〈111〉と〈211〉方向は、加工性が良いため、歩止りも向上し、コスト的にも有利である。

第3回は、本発明のまた別の実施例の要部を示す図である。

本実施例では、シリコン基板1を(211)面のシリコンウエハから、1辺の方向が<111> 方向となるように切り出しており、Pチャンネル FBT素子のソース電極5、ゲート電極6、ドレ イン電板7を、この方向に並べて配置することにより、Pチャンネル電流がこの方向に流れるようにしている。また、もう1つの辺の方向がく110>方向となるようにしており、NチャンネルドET 素子のソース電極8、ゲート電極9、ドレイン電板10をこの方向に並べて配置することにより、Nチャンネル電流がこの方向に流れるようにしている。

前の実施例と同じ考え方で、第9回から、本実施例でも十分な効果があることがわかる、また、第9回から、本実施例では、多少角度がずれても感度の変化が小さいことがわかる。したがつて、加工精度が多少低くてもよいため、生産が容易であるという利点がある。

(発明の効果)

本発明によれば、樹脂封止後の冷却や使用時の温度変化などで生じる応力による観流変動を小さくできるので、安定した特性が得られるという効果がある。

4. 図面の簡単な説明


(11)


第1回、第2回、第3回は夫々本発明の実施例に係る半導体装置のシリコン拡板要部の平断而図、第4回は従来例に係るシリコン拡板要部の平断而図、第5回は一般的な半導体装置の要部傾断而図、第6回、第7回、第8回、第9回は夫々ピエソ抵抗係数の各種結晶而における面内方位依存性を示す特性図である。

1 … シリコン芸板、 2 , 3 … P 型領域、 4 … 絡転板、 5 … P チャンネルドETソース低極、 6 … P チャンネルドETゲート電極、 7 … P チャンネルドETゲート電極、 9 … 偽脂、 1 0 … N チャンネルFETソース電極、 1 1 … N チャンネルFETゲート電衝、 1 2 … N チャンネルFETゲート電衝、 1 2 … N チャンネルFETゲート電荷、 1 2 … N チャンネルFETドレイン電極、

代理人 弁理士 小川勝男

(12)





手 続 捕 正 書(自発)

特許庁長官 殿

ино я. я в 63 1 22

1. 事 件 の 表 示

昭和 62 年 特許願 第 232209 号

2発明の名称

半導体装置

3. 捕正をする者

sint come 特許出願人

4. # (510)株式公社 日立 製作所

4. 代 理 人

味 新 〒100 東京都千代田区丸の内一丁目 5 番 1 号 株式会社B立製作所内 電話 単章 212-1111 (大代表)

6 4 (0850) # A ± 小 川 勝 男

- 5. 楠 正 の 対 象 明細書の「特許請求の範囲」、及び 「発明の詳細な説明」の棚。
- 6. 補正の内容
 - (1) 特許謂求の範囲を別紙の通りに補正する。

方式 小松

特許庁 63. 1. 22

別紙

- 2. 特許請求の範囲
 - 1.シリコン基板に形成されたPチャンネル電解効果トランジスタ素子を有する樹脂對止型の半導体装置において、前記シリコン基板の表面を(110)面とし、前記素子をそのPチャンネル電流方向が〈110〉方向となるように配置することを特徴とする半導体装置。
- 2.シリコン基板に形成されたPチャンネル電解効果トランジスタ素子を有する樹脂封止型の半導体装置において、前記シリコン基板を (110)面のシリコンウエハから一辺の方向が (1 1 1)方向となるような方向に切り出し、前記素子のソース電極、ゲート電極及びドレイン電極をこの方向に並べて配置することを特徴とする半導体装置。
- 3. シリコン基板に形成されたPチヤンネル電解効果トランジスタ素子を有する樹脂封止型の半導体装置において、前配シリコン基板を(211)面のシリコンウエハから一辺の方向が〈1 1 1〉

(2) 明細器第9頁第1行目「(100)」を「(110)」に訂正する。

以上

(2)

方向となるような方向に切り出し、前記素子の ソース電極、ゲート電極及びドレイン電極をこ の方向に並べて配置することを特徴とする半導 体数数。